国产尤物在线视频_亚洲午夜高清视频_男人j放进女人j网站免费_最好看的2018中文字幕高清_欧美亚洲综合国产精品_日韩成人午夜电影_无码粉嫩小泬抽搐白浆免费_国产在线麻豆18_变态另类AⅤ丝袜_2021久久亚洲精品无码

本文主要介紹基于SSI接口的磁致伸縮位移傳感器，并結(jié)合EDA技術(shù)設(shè)計了一種位移測量系統(tǒng)，能夠?qū)崿F(xiàn)多路SSI信號輸出，并可以通過PCI總線傳輸接口實現(xiàn)與上位機的通信。磁致伸縮傳感器采用非接觸測量運動物體的直線位移，具有電壓輸出、電流輸出、SSI和現(xiàn)場總線等多種輸出方式。為了滿足高精度測量和可靠性傳輸，本文采用具有很高抗干擾性的SSI同步串行接口輸出方式，可以遠距離傳送數(shù)據(jù)以同步方式進行交換。隨著EDA技術(shù)的發(fā)展，用基于現(xiàn)場可編程門陣列FPGA的數(shù)字采集系統(tǒng)對傳感器進行控制，為實現(xiàn)數(shù)字化傳感器的控制提供了一種新的有效方法。

1、SSI通信原理

SSI通信協(xié)議是一種同步串行接口協(xié)議，通信中只涉及兩條信號線，即同步時鐘信號和數(shù)據(jù)信號，數(shù)據(jù)可以通過24/25/26位編碼模式串行傳輸?shù)娇刂葡到y(tǒng)中。SSI接口的磁致伸縮傳感器采用差分同步時鐘信號Ｃ＋、Ｃ－和差分數(shù)據(jù)信號Ｄ＋、Ｄ－［１］。通過差分傳輸方式可以有效地提高信號的抗干擾能力，增加了系統(tǒng)控制的可靠性。由于SSI接口的設(shè)備傳輸速率比較高，而單片機和DSP等很難實現(xiàn)高速信號的采集，而且一般的工控機也不具有SSI接口，所以采用FPGA進行測量系統(tǒng)設(shè)計，通過其內(nèi)部豐富的邏輯資源實現(xiàn)數(shù)據(jù)的采集，其中MSB為最高位，LSB為最低位，Tｍ為單穩(wěn)態(tài)觸發(fā)時間，Tｐ為兩個數(shù)據(jù)傳輸間隔時間。

2、測量系統(tǒng)總體設(shè)計

本文采用FPGA實現(xiàn)SSI接口磁致伸縮位移傳感器的測量，并結(jié)合差分轉(zhuǎn)換、光耦隔離和PCI總線數(shù)據(jù)傳輸構(gòu)成基于FPGA數(shù)據(jù)采集系統(tǒng)。通過上位機軟件自動控制，監(jiān)控傳感器產(chǎn)生的位移信號，并可以進行后續(xù)分析處理。

2.1 系統(tǒng)實現(xiàn)

基于FPGA的PCI總線控制卡主要包括４個部分：①差分轉(zhuǎn)換單元，由于SSI時鐘信號輸入端和數(shù)據(jù)信號輸出端為差分信號，需要采用差分驅(qū)動器和差分接收器進行差分轉(zhuǎn)換。對于單路SSI接口，可以采用同時具有接收和發(fā)送功能的TI公司的SN75179進行轉(zhuǎn)換；對于多路SSI接口，可以在設(shè)計中采用多個４路差動驅(qū)動器SN75173和４路差動接收器SN75174進行轉(zhuǎn)換。②光耦隔離單元，為了保證SSI信號的高速可靠傳輸，設(shè)計中采用對輸入和輸出電信號有良好隔離作用的高速光耦合器6N137，通過光耦隔離可以得到干擾小、穩(wěn)定性強的數(shù)據(jù)信號，并將其傳輸?shù)紽PGA。③FPGA中央控制單元，FPGA中央控制器設(shè)計了一個閉環(huán)的控制系統(tǒng)，實現(xiàn)SSI的同步數(shù)據(jù)采集和PCI總線傳輸。首先上位機給定初始信號和SSI數(shù)據(jù)開始采集信號,FPGA產(chǎn)生一個時鐘脈沖信號，SSI磁致伸縮傳感器在FPGA發(fā)出時鐘脈沖信號的控制下，開始一位位發(fā)送串行數(shù)據(jù)到FPGA控制器，FPGA通過串并轉(zhuǎn)換將SSI的數(shù)據(jù)信號轉(zhuǎn)換成可供PCI總線接收的并行數(shù)據(jù)，通過PCI接口傳輸?shù)缴衔粰C，進行后續(xù)處理。④PCI總線傳輸單元，為滿足PCI總線接口規(guī)范，選用了PCI90專用接口芯片，它支持位移測量控制卡的即插即用和自動配置等功能，并提供DMA數(shù)據(jù)傳輸方式。通過上位機發(fā)送采集命令，接收FPGA中央控制單元傳輸數(shù)據(jù)，傳輸?shù)缴衔粰C。

2.2 SSI的時序設(shè)計

根據(jù)SSI通信協(xié)議，接收和發(fā)送信號的雙方在時鐘脈沖信號的控制下，從最高有效位開始同步傳輸數(shù)據(jù)。接收過程如下：FPGA控制器根據(jù)時鐘信號的第一個下降沿，單穩(wěn)態(tài)電路被激活，SSI數(shù)據(jù)信號開始準(zhǔn)備傳輸；當(dāng)?shù)谝粋€時鐘上升沿到來時，第一位數(shù)據(jù)開始傳輸，隨即時鐘信號處于下降沿，單穩(wěn)態(tài)電路再次被激活；接著FPGA通過時鐘信號對串行數(shù)據(jù)進行一位位地接收，并將串行數(shù)據(jù)轉(zhuǎn)化成并行數(shù)據(jù)；時鐘信號末端，控制器獲得最低有效位數(shù)據(jù)，時鐘脈沖信號停止，經(jīng)過單穩(wěn)態(tài)時間（Tｍ）數(shù)據(jù)信號轉(zhuǎn)向高電平，數(shù)據(jù)傳輸停止，單穩(wěn)態(tài)電路不被激活。

FPGA控制器接收完一個完整的數(shù)據(jù)字后，進入到空閑時間，等待下一個數(shù)據(jù)傳輸周期。串行數(shù)據(jù)轉(zhuǎn)化完并行數(shù)據(jù)后鎖存，等待上位機讀取。CLK為系統(tǒng)時鐘，CLOCK為SSI的輸入時鐘，DIN為SSI的數(shù)據(jù)輸出，out為串并轉(zhuǎn)換移位寄存器數(shù)據(jù)，DOUT為轉(zhuǎn)換完成的數(shù)據(jù)鎖存 器，READ為鎖存器控制信號。當(dāng)CLOCK時鐘信號開始工作，FPGA控制器開始讀取SSI數(shù)據(jù)信號，并進行串并轉(zhuǎn)換。當(dāng)READ信號有效，上位機通過PCI總線讀取SSI數(shù)據(jù)信號，分析證明整個系統(tǒng)下載到FPGA后運行良好。

3、結(jié) 論

本文根據(jù)磁致伸縮傳感器的工作原理和SSI通信協(xié)議，設(shè)計了一種基于FPGA的SSI磁致伸縮傳感器位移測量系統(tǒng)，實現(xiàn)了SSI的位移信號的采集。通過FPGA綜合管理和時序設(shè)計，并經(jīng)過PCI總線傳輸SSI信號到上位機進行后續(xù)處理。仿真結(jié)果證明系統(tǒng)有良好的穩(wěn)定性和傳輸可靠性。通過單路SSI的設(shè)計，可以擴展為多路SSI位移控制，實現(xiàn)大型試驗機或者設(shè)備的位移測量，具有廣泛的應(yīng)用性。